行車課程設計

① 課程設計———— 模擬汽車倒車測距系統設計 的設計方案 明天交 功能要求：

超聲波測距已經很普遍了，沒有什麼技術難度的。能用電位器模擬，就更簡單了。電位器做一個分壓，接到單片機的AD端，根據AD采樣的頻率不同，控制蜂鳴器發出不用頻率的聲音。

② EDA課程設計，用VHDL編程做計程車計費器

課程設計內容與要求
1，用開關按鍵表示脈沖，每個脈沖代表100米，10個脈沖1公里，每公里1.4元，能同步顯示里程和費用；
2，低於2公里5元計費，高於2公里總費用=起步費用+（里程-2公里）*里程單價+
等候時間*等後單價；
3，等候時間大於2分鍾，按每分鍾1.3元計費；
4，可以設定起步價和里程單價。
一、設計原理與技術方法：
包括：電路工作原理分析與原理圖、元器件選擇與參數計算、電路調試方法與結果說明；
軟體設計說明書與流程圖、軟體源程序代碼、軟體調試方法與運行結果說明。
根據設計要求，系統的輸入信號clk，計價開始信號start，等待信號stop，里程脈沖信號fin。系統的輸出信號有：總費用數C0—c3，行駛距離k0—k1，等待時間m0—m1等。系統有兩個脈沖輸入信號clk_750k,fin,其中clk_750k將根據設計要求分頻成14hz，15hz和1hz分別作為公里計費和超時計費的脈沖。兩個控制輸入開關start，stop；控制過程為：start作為計費開始的開關，當start為高電平時，系統開始根據輸入的情況計費。當有乘客上車並開始行駛時，fin脈沖到來，進行行駛計費，此時的stop需要置為0；如需停車等待，就把stop變為高電平，
並去除fin輸入脈沖，進行等待計費；當乘客下車且不等待時，直接將start置為0，系統停止工作；價格開始歸為起步價5.0元。
整個設計由分頻模塊，計量模塊，計費模塊，控制模塊和顯示模塊五個部分組成。
其中計量模塊是整個系統實現里程計數和時間計數的重要部分；控制模塊是實現不同計費方式的選擇部分，根據所設計的使能端選擇是根據里程計費還是根據等待時間計費，同時設計通過分頻模塊產生不同頻率的脈沖信號來實現系統的計費。計量模塊採用1hz的驅動信號，計費模塊採用14hz，13hz的驅動信號；計量模塊每計數一次，計量模塊就實現14次或者13次計數，即為實現計時的1.3元/min，計程時的1.4元/km的收費。組成框圖如下所示：

1.百進制模塊：
實現百米脈沖的驅動信號，元件框圖如圖3所示：

圖3 百進制模塊框圖
源程序如下：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity jin is
port(start,clk2: in std_logic; --秒脈沖
a: out std_logic_vector(3 downto 0));
end jin;
architecture rt1 of jin is
signal count_1:std_logic_vector(3 downto 0);
begin
a<=count_1;
process(start,clk2)
begin
if(start='0')then
count_1<="0000";
elsif(clk2'event and clk2='1')then
if(count_1="0111")then
count_1<="0000";
else
count_1<=count_1+'1';
end if;
end if;
end process;
end rt1

2.計費模塊
; 實現里程和等候時間的計費並輸出到顯示，元件框圖4如下：

圖4 計費模塊框圖

源程序如下：
Library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
entity jifei is
port(clk2:in std_logic; --計費驅動信號
start:in std_logic; --計費開始信號
c0,c1,c2,c3:buffer std_logic_vector(3 downto 0));
end jifei;
architecture rt1 of jifei is
begin
process(clk2,start)
begin
if start='0'then c3<="0000";c2<="0000";c1<="0101";c0<="0000"; --起步價5元
elsif clk2'event and clk2='1'then
if c0="1001" then c0<="0000";
if c1="1001" then c1<="0000";
if c2="1001" then c2<="0000";
if c3="1001" then c3<="0000";
else c3<=c3+1;
end if;
else c2<=c2+1;
end if;
else c1<=c1+1;
end if;
else c0<=c0+1;
end if;
end if;
end process;
end rt1;

3.公里模塊
實現歷程的計數和輸出計費脈沖，元件框圖5如下：

圖5 公里模塊框圖
源程序如下：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity gongli is
port(clk1,start: in std_logic; --百米脈沖
k1,k2,k3,k4: out std_logic_vector(3 downto 0); --里程顯示
temp2 : out std_logic);
end gongli;

architecture rt1 of gongli is
signal count_1: std_logic_vector(3 downto 0);
signal count_2: std_logic_vector(3 downto 0);
signal count_3: std_logic_vector(3 downto 0);
signal count_4: std_logic_vector(3 downto 0);
begin
k1<=count_1;
k2<=count_2;
k3<=count_3;
k4<=count_4;
process(start,clk1)
begin
if(start='0')then
count_1<="0000";
count_2<="0000";
count_3<="0000";
count_4<="0000"; ---公里清零
elsif(clk1'event and clk1='1')then
if(count_1="1001")then --公里計數器
count_1<="0000";count_2<=count_2+1;temp2<='1';
if(count_2="1001")then
count_2<="0000";count_3<=count_3+'1';
if(count_3="1001")then
count_3<="0000";count_4<=count_4+'1';
end if;
end if;
else
count_1<=count_1+'1';temp2<='0';
end if;
end if;
end process;
end rt1;

4.輸出模塊
實現所有數據的輸出，元件框圖6如下：

圖6 輸出模塊框圖
源程序如下：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity shuchu is
port(y: in std_logic_vector(3 downto 0);
e: out std_logic_vector(6 downto 0));
end shuchu;

architecture rt1of shuchu is
begin
process
begin
case y is
when"0000"=>e<="0111111";
when"0001"=>e<="0000110";
when"0010"=>e<="1011011";
when"0011"=>e<="1001111";
when"0100"=>e<="1100110";
when"0101"=>e<="1101101";
when"0110"=>e<="1111101";
when"0111"=>e<="0000111";
when"1000"=>e<="1111111";
when"1001"=>e<="1100111";
when others=>e<="0000000";
end case;
end process;
end rt1;

5.顯示模塊
實現所有數據的顯示，元件框圖7如下：

圖7 顯示模塊框圖
源程序如下：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity xianshi is
port(start: in std_logic;
a:in std_logic_vector(3 downto 0); --選擇信號
c1,c2,c3,c4,out1,out2,out3,out4:in std_logic_vector(3 downto 0); --里程顯示,時間顯示輸入
y:out std_logic_vector(3 downto 0)); --里程顯示,時間顯示輸出
end xianshi;
architecture rt1 of xianshi is
begin
process
begin
if(start='0')then
y<="0000";
else case a is
when "0000"=> y<=c1 ;
when "0001"=> y<=c2 ;
when "0010"=> y<=c3 ;
when "0011"=> y<=c4 ;
when "0100"=> y<=out1 ;
when "0101"=> y<=out2;
when "0110"=> y<=out3 ;
when "0111"=> y<=out4;
when others =>y<= "0000";
end case;
end if;
end process;
end rt1;

6.dian模塊

圖8 dian模塊框圖
源程序如下：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity dian is
port(a: in std_logic_vector(3 downto 0);
e: out std_logic);
end dian;
architecture rt1 of dian is
begin
process
begin
case a is
when "0001"=>e<='1';
when "0101"=>e<='1';
when others=>e<='0';
end case;
end process;
end rt1;

三、中各個模塊設計分析
系統總體頂層框圖如下：

系統總體頂層框圖

程序最終功能實現波形模擬

1. 分頻模塊
由於實驗箱上沒有14hz和13hz的整數倍時鍾信號，因此採用頻率較大的750khz進行分頻，以近似得到14hz，13hz和1hz的時鍾頻率。通過以上三種不同頻率的脈沖信號實行計程車行駛，等待兩種情況下的不同計費。模塊元件如下：

分頻模塊框圖
源程序如下：
Library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
entity fenpin is
port(clk_750k:in std_logic; --系統時鍾
clk_14:buffer std_logic; --14分頻
clk_13:buffer std_logic; --13分頻
clk_1 : buffer std_logic); --1分頻
end fenpin ;
architecture rt1 of fenpin is
signal q_14:integer range 0 to 53570; --定義中間信號量
signal q_13:integer range 0 to 57691;
signal q_1:integer range 0 to 749999;
begin
process(clk_750k)
begin
If(clk_750k' event and clk_750k='1')then
If q_14=53570 then q_14<=0;clk_14<=not clk_14;
else q_14<=q_14+1;
end if; --得14hz頻率信號
If q_13=57691 then q_13<=0;clk_13<=not clk_13;
else q_13<=q_13+1;
end if; --得13hz頻率信號
If q_1=749999 then q_1<=0;clk_1<=not clk_1;
else q_1<=q_1+1;
end if; --得1hz頻率信號
end if;
end process;
end rt1；

2. 計量模塊
計量模塊主要完成計時和計程功能。
計時部分：計算乘客的等待累積時間，當等待時間大於2min時，本模塊中en1使能信號變為1；當clk1每來一個上升沿，計時器就自增1，計時器的量程為59min，滿量程後自動歸零。
計程部分：計算乘客所行駛的公里數，當行駛里程大於2km時，本模塊中en0使能信號變為1；當clk每來一個上升沿，計程器就自增1，計程器的量程為99km，滿量程後自動歸零。
元件框圖為：

計量模塊框圖

計量模塊模擬波形為：

源程序如下：

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity jiliang is
port(start:in std_logic; --計費開始信號
fin:in std_logic; --里程脈沖信號
stop:in std_logic; --行駛中途等待信號
clk1:in std_logic; --驅動脈沖
en1,en0:buffer std_logic; --計費單價使能信號
k1,k0:buffer std_logic_vector(3 downto 0); --行駛公里計數
m1,m0:buffer std_logic_vector(3 downto 0)); --等待時間計數
end jiliang;
architecture rt2 of jiliang is
signal w:integer range 0 to 59; --計時范圍0~59
begin
process(clk1)
begin
if(clk1'event and clk1='1')then
if start='0' then
w<=0;en1<='0';en0<='0';m1<="0000";
m0<="0000";k1<="0000";k0<="0000";
elsif stop='1' then --計時開始信號
if w=59 then
w<=0;
else w<=w+1;
end if;
if m0="1001" then
m0<="0000";
if m1="0101" then
m1<="0000";
else m1<=m1+1;
end if;
else m0<=m0+1;
end if;
if stop='1' then en0<='0';
if m1&m0>"00000001" then en1<='1'; --若等待時間大於2min則en1置1
else en1<='0';
end if;
end if;
elsif fin='1' then --里程計數開始
if k0="1001" then k0<="0000";
if k1="1001" then k1<="0000"; --計程范圍0~99
else k1<=k1+1;
end if;
else k0<=k0+1;
end if;
if stop='0' then
en1<='0';
if k1&k0>"00000001" then
en0<='1'; --若行使里程大於2km，則en0置1
else en0<='0';
end if;
end if;
end if;
end if;
end process;
end rt2;

3. 控制模塊
本模塊主要是通過計量模塊產生的兩個不同的輸入使能信號en0，en1，對每個分頻模塊輸出的14hz，13hz的脈沖進行選擇輸出的過程；本模塊實現了雙脈沖的二選一；最終目的為了計費模塊中對行駛過程中不同的時段進行計價。
模塊元件如下：

控制模塊框圖
控制模塊模擬波形為：

源程序如下：
Library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
entity kong is
port(en0,en1:in std_logic; --使能選擇信號
clk_in1:in std_logic; --14分頻輸入信號
clk_in2:in std_logic; --13分頻輸入信號
clk_out:out std_logic); --輸出信號
end kong;
architecture rt3 of kong is
begin
process(en0,en1)
begin
if en0='1' then --實現二選一功能
clk_out<=clk_in1;
elsif en1='1' then
clk_out<=clk_in2;
end if;
end process;
end rt3;

4.計費模塊
當計費信號start一直處於高電平即計費狀態時，本模塊根據控制模塊選擇出的信號從而對不同的單價時段進行計費。即行程在2km內，而且等待累計時間小於2min則為起步價5元；2km外以每公里1.4.元計費，等待累積時間超過2min則按每分鍾1.3元計費。c0，c1，c2，c3分別表示費用的顯示。
模塊元件為：

計費模塊框圖

計費模塊模擬波形為：

源程序如下：

Library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
entity jifei is
port(clk2:in std_logic; --計費驅動信號
start:in std_logic; --計費開始信號
c0,c1,c2,c3:buffer std_logic_vector(3 downto 0));
end jifei;
architecture rt4 of jifei is
begin
process(clk2,start)
begin
if start='0'then c3<="0000";c2<="0000";c1<="0101";c0<="0000"; --起步價5元
elsif clk2'event and clk2='1'then
if c0="1001" then c0<="0000";
if c1="1001" then c1<="0000";
if c2="1001" then c2<="0000";
if c3="1001" then c3<="0000"; --計價范圍0~999.9
else c3<=c3+1;
end if;
else c2<=c2+1;
end if;
else c1<=c1+1;
end if;
else c0<=c0+1;
end if;
end if;
end process;
end rt4;

5.顯示模塊
顯示模塊完成計價，計時和計程數據顯示。計費數據送入顯示模塊進行解碼，最後送至以百元，十元，元，角為單位對應的數碼管上顯示。計時數據送入顯示模塊進行解碼，最後送至以分為單位對應的數碼管上顯示。計程數據送入顯示模塊進行解碼，最後送至以km為單位的數碼管上顯示。
模塊元件為：

顯示模塊框圖
源程序如下：

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all; --定義庫包

entity xianshi is --定義實體
port(
clk_scan:in std_logic; --掃描時鍾信號埠設置
c3,c2,c1,c0:in std_logic_vector(3 downto 0); --總費用輸入埠
k0,k1:in std_logic_vector(3 downto 0); --里程輸入埠
m0,m1:in std_logic_vector(3 downto 0); --等待時間輸入埠
sel:out std_logic_vector(2 downto 0); --控制數碼管位選信號的掃描信號輸出埠
led:out std_logic_vector(6 downto 0); --數碼管的控制埠
led_dp:out std_logic --數碼管的小數點輸出埠
);
end xianshi;
architecture rt5 of xianshi is
signal an:std_logic_vector(6 downto 0); --數碼顯示管中間變數
signal shuju:std_logic_vector(3 downto 0); --選擇輸入端的中間變數
signal cnt:std_logic_vector(2 downto 0); --控制數碼管的中間變數
signal xiaodian:std_logic; --小數點的中間變數
begin
process(clk_scan) --開始進程
begin
if clk_scan'event and clk_scan='1' then
cnt<=cnt+1; --每有一個掃描信號上升沿實現加1掃描
end if;
end process; --結束進程

process(cnt) --開始進程(選擇掃描顯示數碼管)
begin
case cnt is --掃描時給每個數碼管賦值
when "000"=>shuju<=c0;
when "001"=>shuju<=c1;
when "010"=>shuju<=c2;
when "011"=>shuju<=c3;
when "100"=>shuju<=k0;
when "101"=>shuju<=k1;
when "110"=>shuju<=m0;
when "111"=>shuju<=m1;
when others=> null;
end case;
if (cnt="001" or cnt="110")
then xiaodian<='1'; --在里程和總費用的個位處顯示小數點
else xiaodian<='0';
end if;
end process; --結束進程

process(shuju) --開始進程(解碼顯示)
begin
case shuju is
when "0000"=>an<="0111111"; --0
when "0001"=>an<="0000110"; --1
when "0010"=>an<="1011011"; --2
when "0011"=>an<="1001111"; --3
when "0100"=>an<="1100110"; --4
when "0101"=>an<="1101101"; --5
when "0110"=>an<="1111101"; --6
when "0111"=>an<="0000111"; --7
when "1000"=>an<="1111111"; --8
when "1001"=>an<="1101111"; --9
when others=>null;
end case;
end process;
sel<=cnt;
led<=an;
led_dp<=xiaodian;
end rt5;
二、課程設計工作記錄：
包括：設計步驟與時間安排、調試步驟與時間安排、課題完成結果說明
2.課題完成結果說明：
此計費器能實現起步價是5元；實現實驗要求的1公里計費一次單價，行駛公里大於2km時每公里按1.4元計費並能顯示里程和總共的費用。當行駛了6公里，等待了4分鍾時，費用顯示為15.8元。與計算公式總費用=起步費用+（里程-2公里）*里程單價+等候時間*等後單價；即15.8=5+（6-2）*1.4+4*1.3。實驗結果與理論結果完全一致，實驗設計成功。

③ eda課程設計計程車計價器

要實物嗎

我做電子設計的

④ 路基路面課程設計中公路等級怎麼確定、

一般都是高速公路或者是一級公路，課程設計都是這樣，你還可以看看道路的功能，省道以上的公路一般是高速公路和一級公路，在下級就是2,3級的，如果在下一級一般是不需要設計的，又模板來復制的！

⑤ 橋式起重機課程設計包含說明書 圖紙

主要參數如下:
起重量10t,跨度16.5m，起升高度為10m起升速度8m/min小車運行速度v=40m/min大車運行速度V=90m/min大車運行傳動方式為分別傳動;橋架主梁型式,箱形梁.小車估計重量4t，起重機的重量16.8t
.工作類型為中級。

⑥ 起重機起升機構與運行結構課程設計

機械設計是一門精深的科學技術，涉及的學科很多，機械、電氣、自動控制和材料學等等，還有起重機設計規范和眾多的國家標准等等。

吊車起重機，有汽車吊，也有龍門吊，還有車間內部使用的橋式吊車，根據用戶需要進行起重機設計。

吊車常用錳系磷化塗層鋼絲繩或鍍鋅磷化雙塗層鋼絲繩，磷化塗層使鋼絲繩耐磨損、耐腐蝕，疲勞壽命是光面鋼絲繩的三倍，可以通過疲勞試驗進行驗證，光面鋼絲繩被徹底淘汰，僅供參考

⑦ 課程設計要做關於思小高速公路的環評~請高人指點~!!!急~!!!!

民族風情園位於景洪市南郊的流沙河畔，距機場4公里。風情園佔地1000畝，分為南園和北園。它將西雙版納珍貴的熱帶動植物和濃郁的民族風情聚為一體，是美麗的西雙版納的一個縮影。蒼郁的園林內種有西雙版納特有的奇花異草，建有西雙版納解放紀念碑、西雙版納6個世居少數民族風情展覽館、鳥館、象管、水生爬行動物館、民族運動場、民族劇場、三跺腳舞場、斗雞場等景區。
南園設有熱帶水果、植物標本、沙灘日浴游泳三個游覽區，種植著芒果、荔枝、柚子、楊桃、菠蘿蜜、椰子等熱帶水果600多畝，咖啡55畝，還有速 生林、棕櫚、檳榔、砂仁等 珍貴植物標本數十個品種，有彎月形的池塘100 余畝，終年鬱郁蔥蔥，清涼宜人。在叢林北側的動物園內，飼養著大象、綠 孔雀和各種熱帶鳥類，構成了西雙版納自然景觀的部分縮影。
北園又分民族風情展覽和民族游樂活動兩部分。民族風情展覽由傣族館、哈尼族館、瑤族館、基諾族館等組成。各民族展覽館分別由民族傳說的小樓組成村寨群落。在每個村寨出入口處，有代表本民族的導向入口標志。民族游樂活動有趕擺、竹炮、剽牛、傣族婚禮等，平時可應團隊客人的要求，組織各種民俗活動。另外還有4個露天民族歌舞場，定期舉辦民間歌舞。

⑧ 單片機課程設計 行車自動落鎖裝置

具體有什麼問題?

首先要把要求詳細明確出來